PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-167326

(43)Date of publication of application: 15.06.1992

(51)Int.CI.

H01J 1/30 H01J 9/02

(21)Application number: 02-293184

(71)Applicant : SONY CORP

(22)Date of filing:

30.10.1990

(72)Inventor: WATANABE HIDETOSHI

HASEGAWA TOSHIAKI

(54) FIELD EMISSION TYPE EMITTER AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To strengthen a gate electrode in structure to prevent inferior insulation between a cathode and the gate electrode by forming side walls of an insulating film at a cavity part of a field emission type emitter into a reverse tapered shape.

CONSTITUTION: An insulating film 2 is formed on a conductive substrate 1, and a cavity 2a formed on the film 2, a cathode 3 formed on the substrate 1 inside the cavity 2a, and a gate electrode 4 formed on the film 2 are provided. Side walls of the film 2 at the part of the cavity 2 are formed into a reverse tapered shape. Since the structure is thereby made such that nearly all portions of the electrode 4 are supported by the film 2, the electrode can be structurally strengthened. Accordingly, the electrode 4 can not be peeled off from the film 2. Since a bottom portion diameter of the cavity 2 is larger than an upper portion diameter thereof, the cathode 3 can be formed into a suitable shape so as to prevent inferior insulation between the cathode 3 and the electrode 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

일본공개특허공보 평04-167326호(1992.06.15) 1부.

[첨부그림 1]

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A) 平4-167326

SInt. Cl. 5

庁内整理番号

@公開 平成4年(1992)6月15日

H 01 J

1/30 9/02

9058-5E 9058-5E B B R 9058-5E

審査請求 未請求 請求項の数 2 (全7頁)

電界放出型エミツタ及びその製造方法 60発明の名称

熾別配号

創特 頤 平2-293184

英 修

利昭

頭 平2(1990)10月30日 **22**出

@発 明者 渡 辺 長 谷 川 個発 明 者

東京都品川区北品川6丁目7番35号 ソニー株式会社内 ソニー株式会社内

東京都品川区北品川 6 丁目 7 番35号

東京都品川区北品川 6 丁目 7 番35号

ソニー株式会社 ⑪出 願 人 弁理士 杉浦 正知 79代 理 人

1.発明の名称

電界放出型エミッタ及びその製造方法 2.特許請求の範囲

(1) 導電性基板と、上記導電性基板上に形成され た絶縁膜と、上記絶縁膜に形成されたキャビティ と、上記キャビティの内部の上記導電性基板上に 形成されたカソードと、上記絶縁膜上に形成され たゲート電機とを具備する電界放出型エミッタに おいて、

上記キャピティの部分の上記絶縁膜の側壁が逆 テーパ状になっていることを特徴とする電界放出 型エミッタ。

(2) 募電性基板と、上配導電性基板上に形成され た絶縁膜と、上記絶縁膜に形成されたキャピティ と、上記キャビティの内部の上記導電性基板上に 形成されたカソードと、上記絶縁腹上に形成され たゲート電極とを具備する電界放出型エミッタの 製造方法において、

上記導電性基板上に上記絶縁膜及び上記ゲート

電極形成用の導体膜を順次形成する工程と、

上記ゲート電極形成用の導体膜上に上記ゲート 電機に対応した形状のレジストパターンを形成す る丁程と、

上記レジストパターンをマスクとして上記ゲー ト電極形成用の厚体膜をエッチングすることによ り上記ゲート電極を形成する工程と、

上記ゲート電極をマスクとして上記導電性基板 の表面に対してほぼ垂直な方向から上記絶縁膜を 異方性エッチングする工程と、

上記ゲート電極をマスクとして上記絶縁膜をウ エットエッチングする工程と

を具備することを特徴とする電界放出型エミッ タの製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、電界放出型エミッタ及びその製造 方法に関し、例えばフラットCRTのような平面 型ディスプレイに適用して好適なものである。

(発明の概要)

この発明は、厚電性基板と、厚電性基板上に形成された絶縁膜と、絶縁膜に形成されたキャビティの内部の厚電性基板上に形成すれたカソードと、絶縁膜上に形成されたゲート電極とを具備する電界放出型エミッタにおいて、キャビティの部分の絶縁膜の偶望を遵テーパ状にすることによって、ゲート電極を構造的に強くするとともに、カソードの形状不良によるカソードでといって表を防止することができるようにしたものである。

(従来の技術)

従来、ミクロンオーダーのサイズの電界放出型 エミッタとして、スピント (Spindt) 型と呼ばれ る第5 図に示すようなものが知られている。

第5 図に示すように、この電界放出型エミッタにおいては、導電性のシリコン (Si) 基板 1 0 1 上に、膜厚が1 μm程度の二酸化シリコン (Si O。) 膜 1 0 2 が形成されている。このSi O。膜 102には、キャビティ102aが形成されている。そして、このキャビティ102aの内部のSi 基板101上に、モリブデン(No)やタングステン(W)などの高融点かつ低仕事関数の金属から 成る先端が尖った円錐状のカソード103が形成されている。

また、キャピティ102aの周囲のSiO。 膜102上には、カソード103を囲むように例えば NoやWやクロム (Cr) などの高融点金属から成るゲート電極104が形成されている。ここで、このゲート電極104の、カソード103の直上の開口部の後は1μm程度である。

この第5 図に示す電界放出型エミッタは、ゲート電極104 とカソード103との間に10 * V/cm程度以上の電界を印加することにより、カソード103を熱することなく電子放出を行わせることができる。そして、このようなミクロンオーダーのサイズの電界放出型エミッタによれば、ゲート電圧は数10~100V程度でよいことになる

なお、カソード103からの電子放出は10°* Torr程度以下の真空中で行わせる必要があるので、 上述の電界放出型エミッタは、実際には図示省略 した対向板その他の部材により真空封止される。

次に、第5回に示す電界放出型エミッタの製造 方法について説明する。

第6四Aに示すように、まずSi基板101上に例えばCVD 法によりSiO。膜102を形成した後、このSiO。膜102上に例えばスパッタリング法によりNoやWやCrなどのゲート電極形成用の金属膜105を形成する。次に、この金属膜105上に、形成すべきゲート電極に対応した形状のレジストパターン106をリソグラフィーにより形成する。

次に、このレジストパターン106をマスクとして金属膜105をウエットエッチング法またはドライエッチング法によりエッチングして、第6 図Bに示すように、ゲート電価104を形成する。 次に、レジストパターン106及びゲート電価

104をマスクとしてSIO。膜102をウェット

エッチング法によりエッチングして、第6図Cに示すように、キ+ピティ!02aを形成する。

次に、レジストパターン106を除去した後、 第6図Dに示すように、基板表面に対して傾斜した方向から斜め蒸着を行うことにより、ゲートな 桶104上に例えばアルミニウム(All)やニッケル(Nil)から成る剝離層107を形成する。この 後、基板表面に対して垂直な方向からカソード形成 成用の材料として例えばNoやWなどを蒸着する。 これによって、キャビティ102aの内部のSi基板101上にカソード103が形成される。符号 108は剝離層107上に漂着された金属膜を示す。

この後、制離層107をその上に形成された金属関108とともに、リフトオフ法により除去し、 第5回に示すように目的とする電界放出型エミッタを完成させる。

一方、第7図に示すような構造の電界放出型エミックも知られている。すなわち、第7図に示すように、この電界放出型エミッタにおいては、キ

特開平4-167326 (3)

+ビティ102aの何壁は基板表面に対して重直になっている。その他の構成は第5回に示す電界放出型エミッタと同様である。

この第7回に示す電界放出型エミッタは、キャビティ102aを反応性イオンエッチング(RIE) 法により形成することにより製造される。

(発明が解決しようとする課題)

上述の第 5 図に示す従来の電界放出型エミッタは、キャビティ 1 0 2 a の内側に基板表面と平行にゲート電極 1 0 4 が突き出たひさし構造になっているため、ゲート電極 1 0 4 が構造的に弱く、Si O x 限 1 0 2 からの剝離などが生じやすいという問題があった。

一方、第7図に示す従来の電界放出型エミッタは、ケート電積104の全体がSiO。膜102により支持された構造となっているので、ケート電積104は構造的には強い。しかし、この場合には次のような問題がある。すなわち、実際にキャビティ102aをRJE技により形成する場合に

は、キャビティ102aの径が小さいことから、 その底部の形状制御は必ずしも容易でない。この ため、キャビティ102aの側壁は必ずしも姦板 変面に対して垂直とならず、底部の径が小さくなったりすることがある。このような場合には、こ のキャビティ102aの内部に形成されるカソー ド103の形状不良が生じ、カソード103とゲート電極104との間の絶縁不良が生じるおそれ があった。

従って、この発明の目的は、ゲート電極が構造 的に強く、しかもカソードの形状不良によるカソードとゲート電極との間の絶縁不良を防止するこ とができる電界放出型エミッタを提供することに ある。

この発明の他の目的は、ゲート電豚が構造的に 強く、しかもカソードの形状不良によるカソード とゲート電板との間の絶縁不良を防止することが できる電異放出型エミッタの製造方法を提供する ことにある。

(課題を解決するための手段)

上記目的を達成するために、第1の発明は、導電性基板(1)と、導電性基板(1)上に形成された絶縁膜(2)と、絶縁膜(2)に形成されたキャビティ(2 a)と、キャビティ(2 a)の内部の導電性基板(1)上に形成されたカソード(3)と、絶縁膜(2)上に形成されたゲート電極(4)とを具備する電界放出型エミッタにおいて、キャビティ(2 a)の部分の絶縁膜(2)の個型が逆テーバ状になっている。

第2の発明は、悪電性基板(1)と、導電性基板(1)上に形成された絶縁膜(2)と、絶縁膜(2)に形成された半キビティ(2 a)と、キャビティ(2 a)の内部の運電性基板(1)上に形成されたカソード(3)と、絶縁膜(2)上に形成されたゲート電極(4)とを具備する電界放出型エミッタの製造方法において、運電性基板(1)上に絶縁膜(2)及びゲート電極形成用の運体膜(5)を順大形成する工程と、ゲート電極形成用の運体膜(5)上にゲート電極(4)に対応した

形状のレジストパターン(6)を形成する工程と、レジストパターン(6)をマスクとしてゲート電極形成用の導体膜(5)をエッチングすることによりゲート電極(4)を形成する工程と、ゲート電極(4)をマスクとして導電性基板(1)の表面に対してほぼ垂直な方向から絶縁膜(2)を異方性エッチングする工程と、絶縁膜(2)をウェットエッチングする工程とを具備する。

(作用)

上述のように構成されたこの発明の電界放出型エミッタによれば、キャビティの部分の絶縁膜の側壁が逆テーパ状になっていることにより、ゲート電極のほぼ全ての部分が絶縁膜により支持された構造となり、従ってゲート電極を構造的に強くすることができる。また、キャビティの底部の径を十分に大きくすることができるので、カソードの形状不良によるカソードとゲート電極との間の絶縁不良を防止することができる。

また、上述のように構成されたこの発明の電界

特别半4~167326 (4)

放出型エミッタの製造方法によれば、ゲート電極 をマスクとして導電性基板の喪雨に対してほぼ垂 直な方向から絶縁限を異方性エッチングした後に 絶縁膜をウェットエッチングすることにより、、キ +ビティの部分の絶縁膜の側壁を逆テーパ状にす ることができる。これによって、ゲート電極との形 状不良によるカソードとゲート電極との間の絶縁 不良を防止することができる。

(実施例)

以下、この発明の実施例について図面を参照し ながら説明する。

第1図はこの発明の第1実施例による電界放出型エミッタを示す。

第1図に示すように、この第1実施例による電 界放出型エミッタにおいては、例えばη型または p型の不純物が高濃度にドープされたSi基板のような導電性基板1上に、例えば膜厚が1μm程度のSiO。膜のような絶縁膜2が形成されている。 この絶縁膜2には、例えば円形の平面形状を有するキャピティ2 a が形成されている。

この第1実施例においては、このキャビティ.2 aの部分の絶縁膜2の例壁は逆テーパ状になっている。すなわち、このキャビティ2aの底部の径は上部の径に比べて大きくなっている。

このキャビディ2aの内部の導電性萎板1上には、NoやWなどの高融点かつ低仕事関数の金属から成る先端が尖った円錐状のカソード3が形成されている。

また、キャビティ28の周囲の絶縁膜2上には、カソード3を囲むように例えばhoやWやCrなどから成るゲート電極4が形成されている。このゲート電極4の、カソード3の直上の閉口部の径は例えば1μm程度である。

なお、キャピティ2a及びカソード3を、用途 に応じた個数だけ同一の導電性基板1上に配置す ることにより、電界放出型エミッタアレイを構成 することができる。

また、この第1実施例による電界放出型エミッ

タにおいては、すでに述べた従来の電界放出型エミッタと同様に、ゲート電極4とカソード3との間に10・V/cm程度以上の電界を印加することにより、カソード3を熱することなく電子放出で行わせることができ、ゲート電圧は数10~10 V程度で済む。また、カソード3からの電子放出は10⁻⁺Torr程度以下の真空中で行わせる必要があるので、この第1実施例による電界放出型エミッタは、実際には図示省略した対向板その他の部材により真容針止される。

次に、上述のように構成されたこの第1実施例 による電界放出型エミッタの製造方法について説 略する。

第2図Aに示すように、まず再電性基板1上に 例えばCVD法により絶縁膜2を形成した後、この絶縁膜2上に例えばスパッタリング法によりMo やWやCrなどのゲート電極形成用の金属膜5を形 成する。次に、この金属膜5上に、形成すべきゲート電極に対応した形状のレジストパターン6を リソグラフィーにより形成する。 次に、このレジストパターン6をマスクとして 金属膜5をウェットエッチング法またはドライエ ッチング法によりエッチングして、第2図Bに示 すように、ゲート電極4を形成する。

次に、レジストパターン6及びゲート電極4をマスクとして絶縁膜2を例えばRIE法により募板表面に対して垂直方向に異方性エッチングして、第2図Cに示すように、基板表面に対してほぼ垂直な個壁を有するキャビティ2aを形成する。

次に、レジストパターン6及びゲート電極4をマスクとして絶縁膜2を例えばファ化水業(HF)系のエッチング液を用いたウエットエッチング法によりライトエッチングする。ここで、このHF系エッチング液のHF濃度は、例えば1~10%である。このライトエッチングによって、第2図Dに示すように、キャビティ2aの底部のほが上部の径に比べて大きくなり、このキャビティ2aの部分の絶縁膜2の側壁が逆テーパ状になる。

次に、レジストパターン6を除去した後、第2 図Eに示すように、基板裏面に対して傾斜した方 向から斜め燕奢を行うことにより、ゲート電極 4 上に例えばAI やNiから成る剝離暦 7 を形成する。 この後、蒸板変簡に対して重直な方向からカソー ド形成用の材料として例えばNoやW などを蒸着す る。これによって、キャビティ 2 a の内部の導電 性蒸板 1 上にカソード 3 が形成される。符号 8 は 剝離層 7 上に蒸着された金属限を示す。。

この後、劉離暦7をその上に形成された金属膜8とともにリフトオフ法により除去し、第1図に示すように目的とする電界放出型エミッタを完成させる。

以上のように、この第1実施例によれば、キャビティ2 a の部分の絶縁限2 の側壁が逆テーパ状になっていて、ゲート電極4 のほぼ全ての部分が絶縁限2 により支持された構造になっているので、ゲート電極4 を構造的に強くすることができる。このため、ゲート電荷4 が絶縁限2 から剥離することがなくなる。また、キャビティ2 a の底部の径は上部の径に比べて大きくなっているので、カソード3 本身好な形状に形成することができ、従

ってカソード3とゲート電橋4との間の絶縁不良 を助けすることができる。

また、ウェットエッチング法によるライトスットエッチング法に思度を変ええるによって、カリンでは、カリンできる。 具体的には、HF系エッチングのできる。 具体的にはテーパ角度を大きくすることができる。 といいできる。 また、このライトエッチングのエッチング時間を変えることにより、 絶縁限2 aの側辺の後退量、 従ってキャビティ2 aの大きさを制御することができる。

この第1実施例による電界放出型エミッタは、 例えばフラットCRTに適用して好適なものである。

第3回はこの発明の第2実施例による電界放出 型エミッタを示す。

第3図に示すように、この第2実施例において は、キャビティ2 a の周囲の絶縁膜2上に、多枯 品51膜9を介して例えばタングステンシリサイド

(WSi。) やモリブデンシリサイド(MoSi。)のような高融点金属シリサイドから成るゲート電極4がカソード3を囲むように形成されている。その他の構成は第1実施例と同様である。

多結晶Si限9の膜厚は、例えば500~1000人程度である。また、ゲート電極4を形成する高融点金属シリサイド膜、例えばWSi。膜の膜厚は、例えば0.2~0.5μmである。ここで、このWSi。のSi組成比、好適には例えば2.4~2.8の範囲内に選ばれる。xがこの範囲内にある場合には、WSi。膜の成膜時の内部残留応力は最小となる。さらに、x>2の場合には、WSi。が酸化を受けたときにSIO。が形成されやすく、徒ってWの酸化が有効に抑えられる。

この第2実施例による電界放出型エミッタの製造方法は、第2図Aに示す工程において絶縁膜2上に例えばCVD法により多結晶51膜9及びゲート電極形成用の準体膜としての高融点金属シリサイド膜を順次形成した後、その上にレジストバターン6を形成することを除いて、第1実施例の電

昇放出型エミッタの製造方法と同様である。

この第2実施例によれば、第1実施例と同様な利点に加えて、次のような利点がある。すなわち、ゲート電極4が高融点金属シリサイドにより形成されているので、ゲート電極4が製造工程で酸化されることがなくなり、従って酸化によるゲート電極4の電気伝導度の低下を防止することができる。これによって、カソード3からの電子放出を安定に行わせることができる。

また、酸化によるかート電極4の変形を貼ります。とができる。しかも、このドででしたのかできる。しかりサイドをCV型によってあるので、Si組取比xの翻翻するの内の内部を開発した。との内部ではないでき、従ってこれによってもゲートででもなったができる。このでを明まることができる。このでを明まることができる。このではないできる。というできばんである。この関係などではないできる。この関係などではないできないできないできないできないできないである。この判断はよってのもではない変形により下地から対対するのでもない変形により下地から対対対しています。

特開平4-167326 (6)

に防止することができる。

また、ゲート電極4の材料であるWSix のよう な高融点金属シリサイドは、化学的に安定で耐棄 品性が良好であるので、製造上都合がよい。

第4回はこの発明の第3実施例による電界放出 型エミッタを示す。

第4図に示すように、この第3実施例による電 界放出型エミッタは、例えばガラス基板やセラミック基板のような絶縁性基板10上に例えばCrや Alのような金属から成る例えばライン状の導体膜 (カソードライン)11を形成したものを基板と して用いていることが、第1実施例による電算放 出型エミッタと異なる。その他の構成は第1実施 例と同様である。

なお、絶縁性基板10としてガラス基板を用いる場合には、好適にはこのガラス基板上にSIO。 膜やSiN。膜のような絶縁腰を形成し、その上に 導体膜11が形成される。これによって、ガラス 基板の表面の不安定性に起因する不定電位の問題 を解決することができ、カソード3からの電子放 出を安定に行わせることができる。

この第3実施例によれば、Si 基板に比べて安価で割れや反りが生じる危険性が少なく、しかも大面積のものが容易に得られるガラス 基板 やセラミック 基板を基板として用いているので、電界放出型エミッタの製造コストの低減を図ることができ、しかも電界放出型エミッタアレイによるフラット CRT のような平面型ディスプレイなどの大面積化にも容易に対応することができる。

以上、この発明の実施例につき具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

(発明の効果)


以上述べたように、この発明によれば、キャビ ティの部分の絶縁膜の側壁が逆テーパ状になって いるので、ゲート電極を構造的に強くすることが

できるとともに、カソードの形状不良によるカソードとゲート電板との間の絶縁不良を防止することができる。


4. 図面の簡単な説明

図面における主要な符号の説明

1:導電性基板、 2:絶縁膜、 2a:キャ ビティ、 3:カソード、 4:ゲート電極、 9:多結晶Si膜、 10:絶縁性基板。



第2实施例 第3図



第3实施例第4以

特開平4-167326 (7)

